makefile – 在gnu make中,静态模式规则中的先决条件可以具有不同的后缀

我们的make文件使用静态模式规则编译.c源文件,如下所示：

OBJECTS = foo.o bar.o baz.o

$(OBJECTS): %.o: %.c
    $(CC) $< $(C_OPTIONS) -c -o $@

我需要将其中一个.c文件更改为Objective-C .m文件.对两种源类型调用编译器是相同的,所以我想使用相同的规则并调整它以使其更灵活.我宁愿不更改OPTIONS变量,因为它也用于链接步骤等.

有没有办法使上面的规则更灵活,以适应.c和.m文件？

谢谢

解决方法

我们可以将这个或者行为添加到事物列表中,Make应该能够轻松完成,但事实并非如此.这是一种方法,使用“eval”为每个对象创建一个单独的规则.

define RULE_template
$(1): $(wildcard $(basename $(1)).[cm])
endef

OBJECTS = foo.o bar.o baz.o

$(foreach obj,$(OBJECTS),$(eval $(call RULE_template,$(obj))))

$(OBJECTS):
    $(CC) $&lt $(C_OPTIONS) -c -o $@ 

请注意,这取决于运行Make之前已存在的源文件(foo.c或foo.m,但不是两者).如果您在同一步骤中生成这些源,则无效.

这是一种不太聪明,更健壮的方法.

CPP_OBJECTS = foo.o bar.o
OBJECTIVE_OBJECTS = baz.o
OBJECTS = $(CPP_OBJECTS) $(OBJECTIVE_OBJECTS)

$(CPP_OBJECTS): %.o: %.c 

$(OBJECTIVE_OBJECTS): %.o: %.m 

$(OBJECTS):
    $(CC) $&lt $(C_OPTIONS) -c -o $@ 

编辑：纠正了OBJECTS任务,感谢Jonathan Leffler.