如何解决如何在 VHDL 中为标准逻辑创建布尔数据类型
常规 std.logic 库中是否存在将布尔数据类型转换为 vhdl 中的 std 逻辑的现有函数？
解决方法
简而言之答案：不。
正如@Harry 指出的那样，不可能将布尔值中的 2 个值映射到 std_logic 中的 9 个值。
除其他外，std_logic 类型用于在模拟时检测代码中的问题，并更好地表示硬件稍后将如何操作。
因此我建议您不要编写将 true 转换为 '1' 并将 false 转换为 '0' 的函数，因为那样您将失去 { {1}} 型。
请注意，从 VHDL 2008 标准开始，允许甚至实现从 std_logic 到 std_logic 的转换。
版权声明：本文内容由互联网用户自发贡献，该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 dio@foxmail.com 举报，一经查实，本站将立刻删除。
