如何解决MIPS I.S.A 中使用的微架构是什么？
我相信 MIPS 微处理器中使用的微体系结构是流水线结构，但我可能错了？
预先感谢您的回答！
解决方法
MIPS 是一个 ISA；你可以随心所欲地实现它。一些业余项目以非流水线方式实现它，但 ISA 是围绕 https://en.wikipedia.org/wiki/Classic_RISC_pipeline 设计的——事实上，易于流水线化是 RISC 和斯坦福 MIPS 项目的重点。 （商业 MIPS 是从那个研究项目发展而来的。）
第一个商业 MIPS R2000 是一个 5 级 RISC，它实现了 MIPS I ISA，其设计使得 one branch delay slot was sufficient to hide branch latency。
但 MIPS R10000 是一个带有寄存器重命名的 4 宽超标量乱序设计。
其他后来的 MIPS 实现是具有更短流水线的嵌入式 CPU，并且再次按顺序执行。 https://en.wikipedia.org/wiki/MIPS_architecture#Uses
版权声明：本文内容由互联网用户自发贡献，该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 dio@foxmail.com 举报，一经查实，本站将立刻删除。
