如何解决如何在 VHDL 中正确导入常量
在我们的 VHDL 项目中,我们有一个包含常量的 .vhdl 文件,但我不确定如何正确访问它们。可以在包“packages”中找到以下行,包含所有常量的文件称为 parameters.vhdl
constant param_ticks_per_second : unsigned(31 downto 0) := to_unsigned(12500000,32);
然后在一个名为“entities”的包中,有一个文件定义了名为clock_divider-entity.vhdl 的实体的黑匣子,其中包含这一行
generic(ticks_per_second : unsigned(31 downto 0));
最后,有定义实体架构的文件,我想在其中编写以下代码行
constant c_reload_value : ticks_per_second := param_ticks_per_second;
如何将带有常量的文件中的 param_ticks_per_second 导入到架构文件中?我的modelsim项目叫tp78,我试过下面的语法
library tp78;
use tp78.parameters.all;
但编译器会生成与架构文件中常量定义相关的错误。有人能提出解决这个问题的办法吗?
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。