如何解决vivado中的modelsim仿真
嗨,我在 Vivado 的模拟中遇到了问题。我有一个名为 ProceduralAssignment.v 的 Verilog 文件和一个名为 run.do 的脚本文件与之对应,该文件已经生成。我想知道如何使用 modelsim 模拟在我的 vivado 模拟中运行此脚本文件?
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。