如何解决在Verilog中连接无界信号,可综合
我想知道您是否知道以下操作的其他逻辑:
给出7个信号:
label
button
span
在信号中执行3的串联,这样
logic [7:0] in0,in1,in2;
0 ... 0为零填充。我只能想到
logic [2:0] len0,len1,len2;
但我想知道是否还有另一种方式来进行此串联。我可以采用多周期方法。我只是想看看是否有一个更快/更小的区域作为此操作的实现。
解决方法
目前唯一可综合用于执行此操作的语法是mask / shift / or或一组for
循环。
out = (in2 & (1<<len2)-1) << len0+len1 |
(in1 & (1<<len1)-1) << len0 |
(in0 & (1<<len0)-1);
任何方法都会导致大量的多路复用器。
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。