如何解决在yosys上合成
我在Verilog中有一个顶级文件，它使用实例化的多个模块在不同的文件中。如果将所有这些文件放在一个目录中，然后仅在顶部文件上使用read Verilog命令。此命令会以正确的顺序读取所有包含模块的文件吗？
解决方法
如果您的Verilog文件以包含的模块命名：
read_verilog top.v
hierarchy -top top -libdir .
否则，您将必须阅读所有模块：
read_verilog *.v
hierarchy -top top
版权声明：本文内容由互联网用户自发贡献，该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 dio@foxmail.com 举报，一经查实，本站将立刻删除。
