FPGA时钟倍频？

如何解决FPGA时钟倍频？

我有一个带有100MHZ振荡器的basys3板，我想知道是否可以通过在100Mhz振荡器的上升沿和下降沿上脉冲输出来获得200Mhz时钟。我似乎无法在网上找到有关尝试这样做的任何材料。感谢您提供的所有帮助。

解决方法

我建议您不要使用PLL或MMCM IP模块，您可以在Vivado中configure。