从现有的Chisel代码生成Verilog代码的最简单方法是什么?
我是否必须创建自己的构建文件?
例如,从一个独立的scala文件(AND.scala),如下所示..
import Chisel._ class AND extends Module { val io = IO(new Bundle { val a = Bool(INPUT) val b = Bool(INPUT) val out = Bool(OUTPUT) }) io.out := io.a & io.b }
我在ubuntu 16.4下安装了完整的Chisel3工具链.
解决方法
见答案:
Is there a simple example of how to generate verilog from Chisel3 module?
简而言之,在项目的根目录中创建一个build.sbt文件,其中包含以下内容:
scalaVersion := "2.12.8" resolvers ++= Seq( Resolver.sonatypeRepo("snapshots"),Resolver.sonatypeRepo("releases") ) libraryDependencies += "edu.berkeley.cs" %% "chisel3" % "3.1.6"
object ANDDriver extends App { chisel3.Driver.execute(args,() => new AND) }
在项目根目录的命令行上键入sbt.
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。