手机版
热门标签
站点地图
我要投稿
广告合作
联系我们
搜 索
广告位招租
广告位招租
切换导航
首页
编程教程
编程导航
编程百科
编程问答
编程博文
编程实例
硬件设备
网络运营
软件教程
移动数码
办公软件
操作系统
网络运维
设计教程
技术频道
▸ 编程语言
▸ 前端开发
▸ 移动开发
▸ 开发工具
▸ 程序设计
▸ 行业应用
▸ CMS系统
▸ 服务器
▸ 数据库
公众号推荐
微信公众号搜
"智元新知"
关注
微信扫一扫可直接关注哦!
chisel
chisel专题提供chisel的最新资讯内容,帮你更好的了解chisel。
连接单个模块 - Chisel
您好,我有一个关于如何连接和映射两个模块之间的端口的问题,我将仅描述输入和输出,而排除每个
作者:佚名 时间:2022-05-22
为应用方法返回多个元素
我正在使用 DSL(凿子),其中库的一个特定部分要求我定义 <code>Seq</code> 项。我有几个配套对象来创建
作者:佚名 时间:2022-05-22
为状态机创建字符串调试 Vec
在 Verilog 中设计状态机时,我通常会使用 <code>localparam</code> 来定义状态名称。大多数模拟器都能够推断
作者:佚名 时间:2022-05-18
后端验证器:黑盒模块无法实例化 Chisel 模块使用emitVerilog 生成
本地 verilog 模块:“my_module”。 my_module_blackbox 是这个模块对应的凿子黑盒。 原生 verilog 模块“my_m
作者:佚名 时间:2022-05-19
在 Chisel 开始设计硬件之前,我可以在软件中计算常数吗?
我是 Chisel 的新手,我想知道在 Chisel 开始设计任何电路之前是否可以在软件中计算常数。例如,我有一
作者:佚名 时间:2022-05-18
Scala 选项影响
我在使用 scala <code>in</code> 命令时遇到问题。我想一直生成 <code>.getorElse</code>,但我只想要 <code>AVec</code>
作者:佚名 时间:2022-05-17
未找到黑盒异常
我正在尝试在我的 chisel 代码中包含一个黑盒模块。我使用了 addResource 构造并给出了 verilog 文件的正确
作者:佚名 时间:2022-05-16
Chisel:如何在 ChiselScalatestTester 中等待信号断言?
<br/>我想为基于 Chisel 的模块创建一个测试平台。所以我使用 ChiselScalatestTester 来创建测试台。我的模块
作者:佚名 时间:2022-05-16
如何理解autobundle和makeios中的flip?
在 LazyModule.scala 中,函数 AutoBundle() 使用 flipped = true 翻转 dangleIn 中的 Data(bundleIn) 以进行自动IO,而在 Nod
作者:佚名 时间:2022-05-15
无法根据想法构建 chisel_templete
我遵循了github中chisel_templete的教程,它在我的终端中运行良好。但是,当我在 IDEA 上打开这个项目并尝
作者:佚名 时间:2022-05-14
LazyModule 和 LazyModuleImp 的区别
LazyModule 和 LazyModuleImp 有什么区别? 就像 Rocket-chip/doc 下的外交演示说:<code>The desired hardware for the module
作者:佚名 时间:2022-05-12
具有两个以上输入的多路复用器的凿子功能
我可以在 chisel 中使用哪个函数来表示具有两个以上输入(选择)的多路复用器? MuxLookup()?
作者:佚名 时间:2022-05-12
为什么仲裁器中的就绪信号始终为 0?
我正在尝试遵循 chisel3 材料(jupyter) 我想知道为什么仲裁器中的就绪信号始终为 0。 这是下面的 <
作者:佚名 时间:2022-05-10
从零增加 AsIDBits tile/BaseTile.Scala子系统/Config.Scala
我想将 Rocket-Chip 中 AsIDBits 的数量从 0 增加到 8,并且想知道如何实现。 <h3>tile/BaseTile.Scala</h3> <pre clas
作者:佚名 时间:2022-05-04
IO(Vec(...)) 的建议名称
我有一个这样的模块... <pre><code>class ApbSplitter (clients : List[ApbRange]) extends MultiIOModule { val nApb = clients.l
作者:佚名 时间:2022-05-03
为chisel中的模拟生成寄存器延迟
当我使用 Verilog 时,我想定义一个这样的寄存器: <pre><code>reg [7:0] cnt; always @ (posedge clk) begin cnt <
作者:佚名 时间:2022-05-03
boolean Scala / Chisel的选项方法
我试图了解 <strong>RocketChip</strong> 中 <strong>AsyncQueue</strong> 的实现,并且对布尔数据类型(不是 Option)上
作者:佚名 时间:2022-05-02
Chisel:如何为 SyncReadMem 类实现“读取”函数或宏?
谁能帮我理解“读取”宏是如何实现的?我感觉实际上调用了下面的“do_read”函数,但无法弄清楚它是
作者:佚名 时间:2022-05-02
在新类中使用现有的 Scala 类 [Scala Chisel]
这可能是一个非常基本的问题,但对于我的生活,我找不到答案。 我有这个现有的逻辑 AND 类:
作者:佚名 时间:2022-05-02
Scala Chisel Ripple Carry Adder 语法
我正在尝试设计以下由 Fulladers 制成的 Ripple Carry Adder。到目前为止,我尝试了很多,但我在使用 Chisel Syn
作者:佚名 时间:2022-05-01
上一页
1
2
3
4
下一页
小编推荐
苹果市值2025年有望达4万亿美元
• 苹果iPhone屏幕划痕如何去除?7个法子可
• iPhone SE 4首发!苹果自研5G基带第一个
• 史无前例:iPhone 16系列电池容量公布
• 首批iPhone 16在路上了!苹果已发货 明
• 绝!iPhone16开卖:北京上海用户暴雨中
• iPhone 18用上台积电2nm芯片!但苹果又
• 粉碎不支持iPhone谣言!微信官宣:朋友
热门标签
更多
python
JavaScript
java
HTML
PHP
reactjs
C#
Android
CSS
Node.js
sql
r
python-3.x
MysqL
jQuery
c++
pandas
Flutter
angular
IOS
django
linux
swift
typescript
路由器
JSON
路由器设置
无线路由器
h3c
华三
华三路由器设置
华三路由器
电脑软件教程
arrays
docker
软件图文教程
C
vue.js
laravel
spring-boot