我一直在搜索 <a href="https://www.microsemi.com/document-portal/doc_view/136364-modelsim-me-10-4c-command-reference-manual-for-libe
当我们第一次打开 ModelSim 时，脚本窗口显示 <code>ModelSim></code>。
但是，在输入类似 <code>vsim -view
我试图将一个数组的两个特定跨度存储在另一个数组中，但出现错误。
我想做什么：
我有 <co
尝试在modelsim中模拟我的测试平台时遇到问题，我收到错误消息，我的实体没有架构。测试平台在modelsim
我想将modelsim中的16位输入动态显示用于4位数字显示，我该怎么做？
适用于 Basys3。
谢谢！
我在 ModelSim 的 TCL 上制作了一些 GUI，但是当我运行它时会导致一些奇怪的错误
<pre><code># invalid command
<em>Booth 算法是一种乘法运算，用两个补码表示法将两个数相乘</em>
<em>Booth 乘法器通过编码被广泛
我正在使用 Verilog 中的 1 位加法器创建一个 4 位加法器，但遇到了我的 4 位加法器添加不正确的问题。</
我对 verilog 有点陌生，并在所有基本概念上苦苦挣扎。
我试图在 ModelSim 中显示时序波形，其中只是抛出
所以这里是 vhdl
<pre><code> library ieee;
use ieee.std_logic_1164.all;
entity str is
port( X,Y,Cin: in std_logic;
sum1
我已经从这个网站 (<a href="https://fpgasoftware.intel.com/?product=modelsim_ae#tabs-2" rel="nofollow noreferrer">https://fpgasoft
我试图在 ModelSim 中查看 VHDL 变量，但无法让它工作。我已遵循这些说明 (<a href="https://www.nandland.com/vhdl/ti
当我尝试使用 Quartus 生成的 Intel On-Chip Flash IP 时，我收到此 vsim 错误。 submodules/rtl 文件夹中有一个 altera
我是使用 VHDL 进行 FPGA 设计的新手，并且遇到了测试台仿真的问题：每次我尝试仿真我的模型（测试台
嗨，我在 Vivado 的模拟中遇到了问题。我有一个名为 ProceduralAssignment.v 的 Verilog 文件和一个名为 run.do 的
我是 ModelSim 的新手，想知道在被断点停止后如何恢复仿真。我有我想要研究的 VHDL 代码的一部分，所以
在我们的 VHDL 项目中，我们有一个包含常量的 .vhdl 文件，但我不确定如何正确访问它们。可以在包“pack
在初始化测试输入时，据我所知，您必须使用 force 命令。例如要创建一个时钟周期，计算我正在模拟的
我是使用 VHDL 进行 FPGA 设计的新手，并且遇到了测试台仿真的问题：每次我尝试仿真我的模型（测试台
我在 ModelSim 中进行傅立叶级数求和，发现了一个波形。我将它转换成一个文本文件并在 MATLAB 中使用它
