手机版
热门标签
站点地图
我要投稿
广告合作
联系我们
搜 索
广告位招租
广告位招租
切换导航
首页
人工智能
编程教程
编程导航
编程百科
编程问答
编程博文
编程实例
硬件设备
网络运营
软件教程
移动数码
办公软件
操作系统
网络运维
技术频道
▸ 编程语言
▸ 前端开发
▸ 移动开发
▸ 开发工具
▸ 程序设计
▸ 行业应用
▸ CMS系统
▸ 服务器
▸ 数据库
公众号推荐
微信公众号搜
"智元新知"
关注
微信扫一扫可直接关注哦!
vivado
vivado专题提供vivado的最新资讯内容,帮你更好的了解vivado。
七段显示输出未知
我正在尝试创建一个从0到9的计数器,并在我的Nexys A7的七段显示器上显示。代码可以编译,但是在测试
作者:佚名 时间:2022-06-08
电禁用FPGA区域?
我从事DPR项目已经有一段时间了,我一直在想是否有办法禁用FPGA区域以降低芯片的静态功耗? 使
作者:佚名 时间:2022-06-08
为什么即使文本编辑器没有显示错误,我的行为模拟也会失败?
我尝试了第一个半加法器Verilog项目。设计和测试平台似乎是正确的(我什至使用在线代码进行测试),
作者:佚名 时间:2022-06-07
VHDL 2008宽度不匹配
当我使用使用VHDL的3维数组时,遇到宽度不匹配的问题。 错误是: <pre><code>[Synth 8-549] port width mismatch
作者:佚名 时间:2022-06-07
Verilog垃圾输入不会导致垃圾输出
我正在用verilog编写一个简单的控制单元。像这样。 <pre><code>module controlUnit( output reg wreg, input w
作者:佚名 时间:2022-06-06
Verilog如何用时钟一点一点地改变电线?
<pre><code>module clks( input clk, output [15:0] led ); wire div2, div4, div8; reg [2:0] count = 0; assign div2
作者:佚名 时间:2022-06-06
在进行IP设计时始终关闭
我正在进行IP设计,但是在制作Vitis控制台时,我的项目处于“关闭”模式。 我检查了USB端口和电源板。
作者:佚名 时间:2022-06-06
将简单反转NOT函数应用于OBUFDS
我是这里的新手,要回答这个问题太容易了,但我并不熟悉。 我的BD中有“ cabletester_prbs15_bytegenerat
作者:佚名 时间:2022-06-06
如何在Ubuntu上启动Vivado?
我具有Ubuntu 18.04,并已安装Xilinx Vivado 2019.1.。 安装顺利,我将其安装在home / Desktop目录中,而不是
作者:佚名 时间:2022-06-06
Zynq处理器GPIO中断
我正在完成有关vitis上的zynq处理器的任务。 由于有很多代码,除了一部分,我无法附加所有代码。
作者:佚名 时间:2022-06-05
VHDL功能的表现与仿真不同
在VHDL测试平台中,我具有一个解析csv文件以便初始化测试数组的函数。 在精化阶段运行该函数以
作者:佚名 时间:2022-06-05
在Vivado中,如何在“块设计”中“创建端口”,该“块设计”映射到PicoZed
假设我有一些简单的Verilog代码,用于通过每1秒打开和关闭一个LED来控制一个LED。我称它为“ blinker.v”
作者:佚名 时间:2022-06-04
128位定点表示在Vivado仿真中显示错误
我正在尝试取小数的幂。基数和指数数是可变的。基数从0变为2 * pi,并且pi / 20越来越多。指数从0到19。
作者:佚名 时间:2022-06-03
在Vivado中模拟OpenMSP430
我需要在<a href="https://github.com/olgirard/openmsp430" rel="nofollow noreferrer">openmsp430</a>中包括哪些文件才能在Vivado
作者:佚名 时间:2022-06-03
SystemVerilog:打包,然后使用流运算符解压缩会给出错误:Vivado中的“解压缩数组并置中的元素类型错误”
我正在尝试打包一个2D解压缩的数组,将其通过Verilog包装器传递,然后将其解压缩到另一个模块(或测
作者:佚名 时间:2022-06-03
我在FPGA数学运算中缺少什么?
我正在尝试在VHDL中设计一个模块,以将一个范围转换为另一范围。例如,我想将10-100的范围转换为0-15的
作者:佚名 时间:2022-06-03
VIVADO测试平台正在输出一条错误消息,指出顶部是一个黑匣子
我正在尝试通过编写一个非常简单的SOP来学习如何使用FPGA。 TOP文件运行良好,当我生成比特流并将代码
作者:佚名 时间:2022-06-02
多路复用器不模拟变化
我对 FPGA 还很陌生,目前我正在尝试实现 MUX。 目前我的代码看起来像这样 <pre><code>entity mux4x1 is
作者:佚名 时间:2022-06-02
关于线路上多个驱动程序的问题,错误:[DRC MDRV-1] 多个驱动程序网络:Net led_OBUF[0] 有多个驱动程序:led_OBUF[0]_inst_i_1/O
我正在创建一个简单的 VHDL 代码,它应该使用 8 个输入(每个输入 4 个)创建两个 4 位二进制数(A 和 B
作者:佚名 时间:2022-06-01
使用测试台模拟的 VHDL 计数器为输出提供“未初始化”,这是如何解决的?
下面是一个计数器,用于表示带有 8 个 LED 的 8 位二进制数,正在使用测试台对其进行模拟,但是在运行
作者:佚名 时间:2022-06-01
上一页
1
2
3
4
5
6
下一页
小编推荐
苹果市值2025年有望达4万亿美元
• 我国抢先量产三折叠屏的底气 揭秘背后产
• 19999元起首销秒罄!华为Mate XT三折叠
• iQOO Z9 Turbo+上手:性能猛兽+续航怪兽
• iPhone 16 系列成近年最不受欢迎一代
• 东北人放心买 Redmi Note Pro+支持零下
• 1399元起防水大满贯!Redmi Note 14 Pr
• 荣耀X60电池将突破6000mAh:国庆后发布
热门标签
更多
python
JavaScript
java
HTML
PHP
reactjs
C#
Android
CSS
Node.js
sql
r
python-3.x
MysqL
jQuery
c++
pandas
Flutter
angular
IOS
django
linux
swift
typescript
路由器
JSON
路由器设置
无线路由器
h3c
华三
华三路由器设置
华三路由器
电脑软件教程
arrays
docker
软件图文教程
C
vue.js
laravel
spring-boot