手机版
热门标签
站点地图
我要投稿
广告合作
联系我们
搜 索
广告位招租
广告位招租
切换导航
首页
人工智能
编程教程
编程导航
编程百科
编程问答
编程博文
编程实例
硬件设备
网络运营
软件教程
移动数码
办公软件
操作系统
网络运维
技术频道
▸ 编程语言
▸ 前端开发
▸ 移动开发
▸ 开发工具
▸ 程序设计
▸ 行业应用
▸ CMS系统
▸ 服务器
▸ 数据库
公众号推荐
微信公众号搜
"智元新知"
关注
微信扫一扫可直接关注哦!
yosys
yosys专题提供yosys的最新资讯内容,帮你更好的了解yosys。
未为通过 Verilog 后端中的 proc 创建的单元定义端口类型
我想知道不同单元格的连接可以采用什么类型的端口。 我需要知道什么时候单元连接端口是电线、
作者:佚名 时间:2022-05-22
仿真 EDIF 文件时 Vivado 上的解析错误
我使用 Yosys 生成了一个 EDIF 文件,我想在 Vivado 上进行合成后模拟。但是,我收到以下解析错误。你有
作者:佚名 时间:2022-05-19
如何获得编号的内部电线名称 dump_module Yosys
我正在尝试调试 write_verilog 中打印的工作方式。 最让我好奇的是我无法为 Yosys 创建的中间线复制
作者:佚名 时间:2022-05-18
选择节点的MFFC
我需要确定电路中节点/单元的最大无扇出锥 (MFFC)。据我所知,Yosys 中没有直接命令可以执行此操作。我
作者:佚名 时间:2022-05-17
Yosys Synthesys - 这是最佳选择吗?
我正在使用 yosys 来合成简单的电路并展示结果如何随单元库而变化。 但是,看起来结果没有得到很好的
作者:佚名 时间:2022-05-14
yosys综合时如何提供xilinx基元的映射信息
我是 Yosys 的新手,我正在尝试使用 xilinx 原语来综合设计。 我想知道我们是否可以使用 xilinx 原语来综
作者:佚名 时间:2022-05-13
如何从 verilog 文件中获取 .bench 文件
Test.v 在这里: <pre><code>module test(input A, B, C, D, E, output Y); assign Y = ((A^B)&C)^(D&E); endmodule </code><
作者:佚名 时间:2022-05-03
如何获取使用门而不是 LUT 的 .bench 文件
将 .v 文件转换为 .bif 文件,然后转换为 .bench 文件时,创建的文件使用 LUT 值而不是相应的门。有没有办
作者:佚名 时间:2022-05-02
使用 yices 进行正式验证——管道损坏
我正在尝试正式验证我的 verilog FPGA 设计 <code>led_walker.v</code>。所以我首先将其合成为一个 <code>.smt2</code>
作者:佚名 时间:2022-05-02
Yosys -- .dot 文件编译成功,但查看器 (xdot) 无法预览
我有两个模块,每个模块都在单独的 verilog 文件中。一个文件是 <code>double_shift_reg.v</code>,顶部模块为 <c
作者:佚名 时间:2022-05-01
可以为模型检查器运行初始化 Yosys Sim 状态吗?
我已经尝试过在 reddit 上发布的这个例子,我对在 Yosys Sim 上运行一个测试很感兴趣,我能够成功运行它
作者:佚名 时间:2022-04-24
Yosys -- 从 verilog 生成电子原理图
我知道,如何使用 <code>yosys</code> 从 verilog <code>.dot</code> 文件编译 <code>.v</code> 文件,以便以图形方式检
作者:佚名 时间:2022-04-24
iCE40 Ultra Plus 5k — 如何设置 PLL无专有 GUI 工具续
在此 <a href="https://stackoverflow.com/questions/67609725/ice40-ultra-plus-5k-how-to-set-pll-without-propietary-gui-tools">question</a
作者:佚名 时间:2022-04-22
VHDL -- 设置外部库的原语“参数”
我设法为 Latice 综合了一个简单的设计,它使用了来自 Latice ICE40 技术库 (<a href="https://www.latticesemi.com/view
作者:佚名 时间:2022-04-22
使用 Yosys 将 verilog 转换为 aiger
我有几个 verilog 文件,我想使用 Yosys 将它们转换为 aiger 格式,我在 yosys 中使用以下命令: <pre><code>r
作者:佚名 时间:2022-04-22
Yosys - 错误:TCL 解释器返回错误:无效的命令名称“verilog_defaults”
我正在尝试编写一个 tcl 脚本来读取和综合设计。我在 tcl 文件的顶部使用了以下命令,并使用 yosys -c fil
作者:佚名 时间:2022-04-22
为什么 Yosys 将顺序语句合成为常量
我有下面的 Verilog 声明: <pre><code>module test (A,B, CLK); input A, CLK; output B; always@(posedge CLK) if(A
作者:佚名 时间:2022-07-25
上一页
1
2
下一页
小编推荐
苹果市值2025年有望达4万亿美元
• 我国抢先量产三折叠屏的底气 揭秘背后产
• 19999元起首销秒罄!华为Mate XT三折叠
• iQOO Z9 Turbo+上手:性能猛兽+续航怪兽
• iPhone 16 系列成近年最不受欢迎一代
• 东北人放心买 Redmi Note Pro+支持零下
• 1399元起防水大满贯!Redmi Note 14 Pr
• 荣耀X60电池将突破6000mAh:国庆后发布
热门标签
更多
python
JavaScript
java
HTML
PHP
reactjs
C#
Android
CSS
Node.js
sql
r
python-3.x
MysqL
jQuery
c++
pandas
Flutter
angular
IOS
django
linux
swift
typescript
路由器
JSON
路由器设置
无线路由器
h3c
华三
华三路由器设置
华三路由器
电脑软件教程
arrays
docker
软件图文教程
C
vue.js
laravel
spring-boot