如何解决VHDL 测试平台/Vivado
我是 VHDL 语言和 Vivado 2020.1 平台的新手。我正在尝试编写一个测试平台,但我无法摆脱以下错误
msg : 未在库 'xil_defaultlib' 中编译。
有人知道可能是什么问题吗?
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。