如何解决Cadence vituoso 错误:无法编译 ahdlcmi 模块库
祝你有美好的一天 我正在使用 CADENCE-VIRTUOSO,使用 verilogA 我可以创建原理图,但是在网表仿真过程中遇到下面描述的问题
请指导我 问题描述:
无法编译 ahdlcmi 模块库。查看日志文件 input.ahdlSimDB//1153_cds_work_dmtj_model_DMTJ_veriloga_veriloga.va.Model.ahdlcmi/Linux/../ahdlcmi.out 了解详细信息。如果编译器内存不足,请使用“setenv CDS_CMI_COMPLEVEL 0”,然后重试。如果失败的原因是语法错误,请联系您的 Cadence 客户支持代表,提供网表、日志文件、行为模型文件和任何其他有助于识别问题的信息。 错误 (SFE-91):详细说明实例模型时出错。
谢谢 ALISHA P B
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。