如何解决仿真 EDIF 文件时 Vivado 上的解析错误
我使用 Yosys 生成了一个 EDIF 文件,我想在 Vivado 上进行合成后模拟。但是,我收到以下解析错误。你有什么想法,什么会导致这个错误? 我正在使用 Yosys 0.9+3981 和 Vivado 2018.3 Parse Error
(cell (rename id00064 "aes_key_regs(perfectly_interleaved="yes")(1,3)")
(cellType GENERIC)
(view VIEW_NETLIST
(viewType NETLIST)
(interface
(port RstxBI (direction INPUT))
(port (array KeyToSboxOutxDO 8) (direction OUTPUT))
(port KeySchedulexSI (direction INPUT))
(port (array KeyOutxDO 8) (direction OUTPUT))
(port (array KeyInxDI 8) (direction INPUT))
(port (array KeyInterleavedxDI 8) (direction INPUT))
(port (array K03xDO 8) (direction OUTPUT))
(port ClkxCI (direction INPUT))
)
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。